NAND
Introduction
Lois fondamentales
Eléments
Outils
Signaux variables
Régime sinusoïdal
Analyse en fréquence
Analyse transitoire
Electronique numérique
La porte CMOS qui réalise l'opérateur NON-ET (NAND) est constituée de deux nMOS en série reliés à la masse et de deux pMOS reliés à VDD.
|
Symbole logique (MIL) |
Table de vérité |
|||
 |
 |
a |
b |
y |
 |
|
 |
||
|
|
|
||
|
|
|
||
|
|
|
||
Déplacez la souris sur la table de vérité afin de visualiser le fonctionnement. L'état 0 (0 V) est symbolisé en bleu, l'état 1 (VDD) est symbolisé en rouge.
Copyright: HE-Arc 2014. Auteur : Gérald Huguenin Révision : septembre 2019
